# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-335634

(43) Date of publication of application: 17.12.1996

(51)Int.CI.

H01L 21/768 H01L 21/28 H01L 21/283

H01L 21/3065

(21)Application number: 07-142044

(71)Applicant: TOSHIBA CORP

(22)Date of filing:


08.06.1995

(72)Inventor: NAKAMURA KAZUHIKO

## (54) MANUFACTURING METHOD FOR SEMICONDUCTOR DEVICE

### (57)Abstract:

PURPOSE: To provide a manufacturing method for a semiconductor device wherein variation in the form of a contact hole and etching of a conductor are prevented when a wiring burying groove is formed. CONSTITUTION: Relating to a manufacturing method for a semiconductor device, an inter-layer insulation film 2 is deposited on a conductor 1, and then, with a resist layer 5 having a pattern of a contact hole formed on the inter-layer film 2 as a mask, the interlayer film 2 is opened for the conductor 1 to be exposed, and the resist layer 5 is removed, and then, on a contact hole 3 and the inter-layer film 2, organic compound 8 whose selection ratio is lower than 1/2 against the etching of the inter-layer film 2 is applied, and, the organic compound 8 is left only in the hole 3 and removed from the surface of the inter-layer film 2. And, with a resist layer 6, which is formed on the inter-layer film 2 including the hole 3 in which the organic compound 8 is left and has a pattern of a



burying wiring groove, as a mask, the inter-layer film 2 is etched to the specified depth, and the organic compound 8 left in the hole 3 and the resist layer 6 are removed at the same time, and a conductor material is deposited in the hole 3 and the wiring groove.

#### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

(19)日本国特許庁 (JP)

# (12)公開特許公報 (A)

(11)特許出願公開番号

# 特開平8-335634

(43)公開日 平成8年(1996)12月17日


(51)Int.Cl. 6 H01L 21/768 21/28 21/283 21/306		F I H01L 21/90 21/28 21/283 21/302	C L P J	
		審査請求 未請求	請求項の数2 0	L (全5頁)
(21)出願番号	特願平7-142044	(71)出願人 0000030 株式会社		
(22)出願日	平成7年(1995)6月8日	神奈川県 (72)発明者 中村 - 神奈川県 式会社東	神奈川県川崎市幸区堀川町72番地 市中村 一彦 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝多摩川工場内 、弁理士 鈴江 武彦	

## (54)【発明の名称】半導体装置の製造方法

#### (57)【要約】

【目的】配線埋込み溝の形成時にコンタクトホールの形 状変化と導電体のエッチングを防止する半導体装置の製 造方法を提供する。

【構成】本発明の半導体装置の製造方法は、導電体1上に層間絶縁膜2を堆積し、層間膜2上に形成されたコンタクトホールのパターンを有するレジスト層5をマスクとして層間膜2を開口して導電体1を露出し、レジスト層5を除去し、コンタクトホール3と層間膜2上に、層間膜2のエッチングに対して選択比1/2以下を有する有機化合物8を塗布し、有機化合物8をホール3内のみに残存させ層間膜2の表面から除去し、有機化合物8が残存したホール3を含む層間膜2上に形成された埋め込み配線溝のパターンを有するレジスト層6をマスクとして層間膜2を所定の深さまでエッチングし、ホール3内に残存する有機化合物8とレジスト層6を同時に除去し、ホール3と配線溝内に導電体材料を堆積する。



# 【特許請求の範囲】

【請求項1】 第1の導電体上に層間絶縁膜を堆積する 工程と、前記層間絶縁膜上にコンタクトホールのパター ンを有する第1のレジスト層を形成する工程と、この第 1のレジスト層をマスクとして前記層間絶縁膜を開口し 前記第1の導電体を露出させてコンタクトホールを形成 する工程と、前記第1のレジスト層を除去する工程と、 前記コンタクトホールと前記層間絶縁膜上に有機化合物 を塗布して前記コンタクトホールを有機化合物で満たす 工程と、前記有機化合物を前記コンタクトホール内のみ 10 に残存させて前記層間絶縁膜の表面から除去する工程 と、前記有機化合物が残存した前記コンタクトホールを 含む前記層間絶縁膜上に埋め込み配線溝のバターンを有 する第2のレジスト層を形成する工程と、この形成され た第2のレジスト層をマスクとして前記層間絶縁膜を前 記層間絶縁膜の所定の深さまでエッチングする工程と、 前記コンタクトホール内に残存する有機化合物と前記第 2のレジスト層を同時に除去する工程と、有機化合物の 除去されたコンタクトホールとエッチングされた配線溝 内に導電体材料を堆積する工程とを具備し、前記有機化 20 合物は前記第2のレジスト層をマスクとした層間絶縁膜 のエッチングに対してエッチング選択比が1/2以下で あることを特徴とする半導体装置の製造方法。

1

【請求項2】 前記有機化合物はノボラック樹脂と有機 溶剤の混合物またはレジスト材であることを特徴とする 前記請求項1記載の半導体装置の製造方法。

#### 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】本発明は、半導体装置の多層配線 を形成する方法の1つである埋め込み配線技術に関する 30 もので、とくに配線埋め込み溝を層間絶縁膜に形成する 半導体装置の製造方法に関する。

### [0002]

【従来の技術】半導体装置の高集積化に伴い、半導体素 子間を接続する配線技術もまた、さまざまな問題に直面 している。図2は層間絶縁膜2により分離された導電体 1および導電体4をコンタクト3aにより接続する部分 の上面図である。従来、最も一般的に用いられているコ ンタクトおよび配線の製造方法を図3を用いて説明す の拡散層、あるいはポリシリコンなどの第1の導電体1 上に層間絶縁膜2を堆積し、その上に塗布された第1の レジスト層5にコンタクトのパターンを露光して食刻す る (図3の(a))。このパターニングされたレジスト 層5をマスクとして層間絶縁膜2をエッチングし第1の 導電体1を露出させた後、レジスト層を除去し、コンタ クトホール3を形成する(図3の(b))。その後、例 えばA1系金属などの第2の導電体9を堆積し、その上 に塗布された第2のレジスト層6に配線のパターンを食 刻する(図3の(c))。このパターニングされたレジ 50

スト層6をマスクとして第2の導電体9をエッチングし て配線4が完成する(図3の(d))。

【0003】しかし、半導体装置の高集積化に伴い、半 導体素子の集積密度を高くするために素子の微細化と共 に配線が多層化され、層間絶縁膜の平坦化が充分になさ れず、表面の高低差はますます増大する傾向にある。こ のため、配線パターンの露光時に、この高低差による解 像度の劣化あるいは位置合わせ精度の劣化という問題が 生じる。また、コンタクトホールの高さに対する幅の比 (アスペクト比) の増大により、配線のためにA1など の金属を堆積した時に、図3の (d) に10で示すよう にこのコンタクトホール内に充分に金属が堆積されず、 コンタクト抵抗の増大や、配線の断線という問題も招い

【0004】上述の問題を解決するために図4に示す製 造方法がある。これは配線による高低差の低減とコンタ クトホールのアスペクト比の低減を目的として、配線を 配線溝内に埋め込む方法である。前述の製造方法と同様 に導電体1上の層間絶縁膜2にコンタクトホール3を開 口し、導電体1を露出する。この後第2のレジスト層6 をコンタクトホール3と層間絶縁膜2上に塗布し、配線 溝のバターンを露光し、食刻する(図4の(b))。こ のパターニングされたレジスト層6をマスクとして、層 間絶縁膜2をエッチングし、配線溝を形成する。さらに 配線金属膜9をコンタクトホール3、配線溝、および層 間絶縁膜2上に堆積し(図4の(c))、この金属膜9 がコンタクトホール3と配線溝内にのみ残存するように エッチングし埋め込み配線が完成する (図4の

【0005】図3(d)と図4(d)を比較すればわか るように、第2の方法によれば配線が完成した後の表面 の断差がなくなり、その後の層間膜平坦化工程が容易に なる。また、図3 (c) のように配線金属を堆積する前

にコンタクトホールの上部を拡げることができるため、 金属がコンタクトホールの内部に堆積されやすい形状に 改善されている。

#### [0006]

(d)).

【発明が解決しようとする課題】しかし、このような従 来の埋め込み配線の製造方法においては、レジスト層6 る。図3は図2のA-A´断面図である。例えば基板上 40 をマスクとして層間絶縁膜2をエッチングし配線溝を形 成する時に、コンタクトホール3内において露出してい る第1の導電体も同時にエッチングされてしまう。この ため第1の導電体がコンタクトホール内においてエッチ ングされて一部が失われ、あるいはエッチングにより第 1の導電体の構造が変化するようなダメージを受け、コ ンタクト抵抗が増加したり、拡散層の場合にはリーク電 流が増加するといった問題がある。

> 【0007】また、このような問題点を回避するために は、配線溝を形成する時の層間絶縁膜のエッチングレー トを第1の導電体のエッチングレートに比べて非常に高

く設定する必要があり、このような第1の導電体に対す る高い選択比と、さらにレジスト層に対する高い選択比 と、好ましい形状に加工できるエッチング条件を見出だ すことは非常に困難である。

【0008】さらに、配線溝を形成する時にエッチング の反応種がコンタクトホール3内に侵入し、コンタクト ホール3の側壁面が横方向にエッチングされてコンタク トの面積が増加し、素子の微細化の障害となる。また、 コンタクトホール3の形状が歪み、例えば側壁の底面に 近い側が上方より多く横方向にエッチングされ、A1な 10 どの金属がコンタクトホール3内に充分に堆積されない といった問題が生じる。

【0009】本発明の目的は、埋め込み配線の製造方法 において、コンタクトホール内の第1の導電体のエッチ ングとコンタクトホールの形状変化とを防止することが でき、コンタクトの特性向上と、埋め込み配線の高品質 化を図ることができる半導体装置の製造方法を提供する ことである。

#### [0010]

【課題を解決するための手段】上記課題を解決し目的を 20 達成するために、本発明の半導体装置の製造方法は、第 1の導電体上に層間絶縁膜を堆積する工程と、前記層間 絶縁膜上にコンタクトホールのパターンを有する第1の レジスト層を形成する工程と、この第1のレジスト層を マスクとして前記層間絶縁膜を開口し前記第1の導電体 を露出させてコンタクトホールを形成す工程と、前記第 1のレジスト層を除去する工程と、前記コンタクトホー ルと前記層間絶縁膜上に有機化合物を塗布して前記コン タクトホールを有機化合物で満たす工程と、前記有機化 合物を前記コンタクトホール内のみに残存させて前記層 30 間絶縁膜の表面から除去する工程と、前記有機化合物が 残存した前記コンタクトホールを含む前記層間絶縁膜上 に埋め込み配線溝のパターンを有する第2のレジスト層 を形成する工程と、この形成された第2のレジスト層を マスクとして前記層間絶縁膜を前記層間絶縁膜の所定の 深さまでエッチングする工程と、前記コンタクトホール 内に残存する有機化合物と前記第2のレジスト層を同時 に除去する工程と、有機化合物の除去されたコンタクト ホールとエッチングされた配線溝内に導電体材料を堆積 する工程とを具備し、前記有機化合物は前記第2のレジ スト層をマスクとした層間絶縁膜のエッチングに対して エッチング選択比が1/2以下であることを特徴とす る。

#### [0011]

【作用】本発明による半導体装置の製造方法では、コン タクトホール形成後、このコンタクトホール内に有機膜 を残存させた状態で埋め込み配線溝を形成するためのエ ッチングを行い、この有機膜はこのエッチングに対して 耐性を有するため、エッチングのための反応種がコンタ

ル内の第1の導電体のエッチングとコンタクトホールの 形状変化とを防止することができ、コンタクトの特性向 上と、埋め込み配線の高品質化を図ることができる。 [0012]

【実施例】以下、本発明の実施例について図面を参照し て説明する。図1は埋め込み配線製造の各工程における 図2のA-A 断面図である。例えば基板上の拡散層、 ポリシリコン、あるいは多層配線における各配線層など の第.1.の導電体1上に層間絶縁膜2を堆積し、その上に 塗布された第.1.のレジスト層5にコンタクトのバターン を露光して食刻する(図1の(a))。このパターニン グされたレジスト層5をマスクとして層間絶縁膜2をエ ッチングし第1の導電体1を露出させた後、レジスト層 を除去し、コンタクトホール3を形成する(図1の (b))。この後、従来と異なり本実施例では、例えば ノボラック樹脂と有機溶剤の混合物等の液体状の有機膜 8をコンタクトホール3と層間絶縁膜2上に塗布し(図 1の(c))、反応性イオンエッチングまたは酸素プラ ズマ中での灰化などにより全面エッチングを行い、この 有機膜8をコンタクトホール3内にのみ残存させる(図 1の(d))。この状態で第2のレジスト層6をコンタ クトホール3C埋め込まれた有機膜8と層間絶縁膜2上 に塗布し配線溝のパターンを露光し、食刻する (図1の) (e))。このパターニングされたレジスト層 6 をマス **クとして、層間絶縁膜2をエッチングし、配線溝7を形** 成する(図1の(f))。この後、パターニングされた レジスト層6とコンタクトホール3に埋め込まれた有機 膜8を、酸素プラズマ中の灰化およびレジスト層除去用 のエッチング液により同時に除去する(図1の

(g))。この後は従来と同様に、配線金属膜9をコン タクトホール3、配線溝7、および層間絶縁膜2上に堆 積し、この金属膜9がコンタクトホール3と配線溝7内 にのみ残存するように、例えばCMP (ケミカルメカニ ・カルポリッシング)等の埋め込み用研磨によりエッチン グを行い、埋め込み配線4が完成する(図1の (h)).

【0013】ここで、有機膜8としてノボラック樹脂と 有機溶剤の混合物を用いたが、第2のレジスト層6をマ スクとした層間絶縁膜2のエッチングに対してエッチン グレートが1/2以下を有するものであれば、どのよう な物質でも構わない。ただし、層間絶縁膜2のエッチン グに対してエッチング選択比1/2以下を有する必要が あるということ、およびその後レジスト層6と同時に除 去することができるということの2点より、レジスト材 もしくはレジストと同質の材料を使用することが望まし

【0014】本実施例による埋め込み配線の製造方法で は、埋め込み配線溝を形成するためのエッチングを行う 時に、すでに開口されているコンタクトの内部が液体状 クトホール内に侵入することを抑制し、コンタクトホー 50 の有機膜により埋め込まれているため、配線溝を形成す

5

るエッチングのための反応種がコンタクトホールの内部に侵入することを防止することができる。このため、コンタクトの内部の第1の導電体がエッチングされたり、エッチングにより第1の導電体がダメージを受けることに起因するコンタクトの抵抗増加を抑制することができる。また、コンタクトが横方向にもエッチングされ、面積が増大するために素子の微細化が妨げられるという問題を解決することができる。さらにコンタクトホールの形状が変化し、A1等の金属がコンタクトホール内に充分に堆積されないことに起因するコンタクト抵抗の増大を抑制することができる。

【0015】本発明による埋め込み配線の製造方法では、コンタクトホールに埋め込んだ有機膜8はレジスト層6と共に除去することができるため、有機膜の埋め込み工程のみを追加すればよく、わずかな工程変更でコンタクト特性の大幅な向上を図ることができる。

【0016】さらに、本実施例による埋め込み配線の製造方法では、埋め込み配線溝を形成するためのエッチングを行う時に、すでに開口されているコンタクトの内部が液体状の有機膜により埋め込まれているため、エッチ 20ングの条件を設定する時に第1の導電体のエッチングレートを考慮する必要がないので、エッチング条件を容易に設定することが可能である。また、同様に第1の導電


体のエッチングレートを考慮する必要がないので、エッチングのウェハ面内のばらつきを低減するためのオーバーエッチングを充分に行うことができ、プロセスマージンが向上し、均一性に優れたコンタクト特性を得ることが可能である。

#### [0017]

#### 【図面の簡単な説明】

- 【図1】本発明の半導体装置の製造方法を示す断面図。
- 【図2】本発明の実施例によるコンタクトの上面図。
- 【図3】従来の半導体装置の製造方法を示す断面図。
- 【図4】従来の半導体装置の製造方法を示す断面図。 【符号の説明】

1…第1の導電体、2…層間絶縁膜、3…コンタクトホール、3a…コンタクト、4…金属配線、5、6…レジスト層、7…配線溝、8…有機膜、9…金属膜、10…金属膜の空間部



【図4】

